（全球TMT2022年11月11日讯）Arasan发布了一款全新版本的MIPI DSI IP，其符合DSI-2 v1.0规范，支持FPGA设计在8Gbps（用于1通道）运行时高达54.72Gbps的C-PHY v2.0速度。该IP设计用于满足FPGA计时限制，以在不到200Mhz的较低频率下运行，同时仍然提供必要的带宽。

Arasan面向FPGA的MIPI DSI IP已与MIPI C-PHY/D-PHY Combo ASIC无缝集成并与其进行了测试。C-PHY/D-PHY ASIC目前在一个配置有MIPI DSI Tx和Rx、或配置有来自合作伙伴Testmetrix的CSI Tx和Rx的FPGA HDK上提供。