新思科技推出RTL Architect,加速设计收敛周期

全球TMT2020年4月24日,新思科技近日宣布推出创新产品RTL Architect,该产品可将设计周期在RTL中向左推移(shift left)有助于加快设计收敛周期。RTL Architect是业界首个物理感知RTL设计系统,可将芯片设计周期减半,并提供卓越的结果质量(QoR)。

RTL Architect系统建立在统一的数据模型上,该模型提供数十亿的门极(gate level)容量和全面的层次化设计能力以适应先进工艺技术下不断扩大的设计和系统区块尺寸。RTL Architect系统采用新思科技世界级实现和金牌signoff解决方案,在设计周期早期提供准确的结果,并按构造进行关联。

RTL Architect采用快速多维实现预测引擎,通过该引擎RTL设计人员能够预测RTL更改对功耗、性能、面积以及堵塞带来的影响。该产品直接与新思科技PrimePower金牌signoff功耗分析引擎相接合,可进行准确的RTL功率估算和优化,以实现节能设计。RTL Architect提供统一的工作流环境,以简易性方式来无缝分析关键PPA质量指标。现有门级PrimePower用户也可使用PrimePower RTL功耗预估功能,为signoff功耗分析流程提供一致的RTL。